- 成品FT測(cè)試
封裝后成品FT測(cè)試，常應(yīng)?與功能測(cè)試、性能測(cè)試和可靠性測(cè)試中，檢查芯?功能是否正常，以及封裝過(guò)程中是否有缺陷產(chǎn)?，并且?guī)椭诳煽啃詼y(cè)試中用來(lái)檢測(cè)經(jīng)過(guò)“?雪雷電”之后的芯片是不是還能?作。
需要應(yīng)用的設(shè)備主要是：?動(dòng)測(cè)試設(shè)備【ATE】+機(jī)械臂【Handler】+儀器儀表，需要制作的硬件是測(cè)試板【Loadboard】+測(cè)試插座【Socket】等。
- 系統(tǒng)級(jí)SLT測(cè)試
常應(yīng)用于功能測(cè)試、性能測(cè)試和可靠性測(cè)試中，常常作為成品FT測(cè)試的補(bǔ)充而存在，顧名思義就是在?個(gè)系統(tǒng)環(huán)境下進(jìn)行測(cè)試，就是把芯片放到它正常?作的環(huán)境中運(yùn)行功能來(lái)檢測(cè)其好壞，缺點(diǎn)是只能覆蓋?部分的功能，覆蓋率較低所以?般是FT的補(bǔ)充?段。
需要應(yīng)用的設(shè)備主要是：機(jī)械臂【Handler】，需要制作的硬件是系統(tǒng)板【System Board】+測(cè)試插座【Socket】。
- 可靠性測(cè)試
主要就是針對(duì)芯片施加各種苛刻環(huán)境，比如ESD靜電，就是模擬人體或者模擬?業(yè)體去給芯片加瞬間大電壓。再?如老化HTOL【High Temperature Operating Life】，就是在?溫下加速芯片?化，然后估算芯片壽命。還有HAST【Highly Accelerated Stress Test】測(cè)試芯片封裝的耐濕能力，待測(cè)產(chǎn)品被置于嚴(yán)苛的溫度、濕度及壓力下測(cè)試，濕?是否會(huì)沿者膠體或膠體與導(dǎo)線架之接?滲?封裝體從而損壞芯片。當(dāng)然還有很多其他?段，不一而足。
需要應(yīng)用的設(shè)備主要是：各類可靠性試驗(yàn)設(shè)備，如高速壽命試驗(yàn)箱、高低溫交變濕熱試驗(yàn)箱、回流焊機(jī)等。
總結(jié)與展望
芯片測(cè)試絕不是?個(gè)簡(jiǎn)單的雞蛋里挑石頭，不僅僅是“挑剔”“嚴(yán)苛”就可以，還需要全流程的控制與參與。
從芯片設(shè)計(jì)開始，就應(yīng)考慮到如何測(cè)試，是否應(yīng)添加DFT【Design for Test】設(shè)計(jì)，是否可以通過(guò)設(shè)計(jì)功能自測(cè)試【FuncBIST】減少對(duì)外圍電路和測(cè)試設(shè)備的依賴。
在芯片開啟驗(yàn)證的時(shí)候，就應(yīng)考慮最終出具的測(cè)試向量，應(yīng)把驗(yàn)證的Test Bench按照基于周期【Cycle base】的?式來(lái)寫，這樣?成的向量也更容易轉(zhuǎn)換和避免數(shù)據(jù)遺漏等等。
在芯片流片 Tapout階段，芯片測(cè)試的方案就應(yīng)制定完畢，ATE測(cè)試的程序開發(fā)與CP/FT硬件制作同步執(zhí)行,確保芯片從晶圓產(chǎn)線下來(lái)就開啟調(diào)試，把芯片開發(fā)周期極大的縮短。
最終進(jìn)入量產(chǎn)階段測(cè)試就更重要了，如何去監(jiān)督控制測(cè)試良率，如何應(yīng)對(duì)客訴和PPM的情況，如何持續(xù)的優(yōu)化測(cè)試流程，提升測(cè)試程序效率，縮減測(cè)試時(shí)間，降低測(cè)試成本等等。
所以說(shuō)芯片測(cè)試不僅僅是成本的問題，其實(shí)是質(zhì)量+效率+成本的平衡藝術(shù)!
